Intel Celeron Dual-Core E1200

[MadCap]

Zarataj tam aj 4M

MadCap:

Preco?

paradoxne si naserem do huby (pretoze som vzdy tvrdil, ze viac cache je lepsie) ale pri vysokom takte hra imho L2 cache vacsiu rolu, pretoze sa spracovava viacej dat.

[UFo]

512vs1024 / 1024vs2048 / 2048vs4096
-------------------------------------
Crysis: 14,29% / 8,93% / 4,92%
WiC: 9,68% / 8,82% / 6,76%
UT3: 10,29% / 14,67% / 3,49%
Prumer:11,42% / 10,81% / 5,06%

tak 4M uz je fakt jiny kafe navic srovnani s 4M uz snad ani prilis nema smysl kdyz za zhruba stejnou cenu je dneska 6M a 45nm
Chtelo by to fakt vice testu tady to vypada ze prumerne je rozdil mezi 512vs1024 a 1024vs2048 skoro stejny, tedy zadne vyrazne padani na drzku se nekona. Mozna kdyby intel ubral na 256kB tak by uz prisel nejaky vyrazny zlom ale to se muzem jen dohadovat.

ja ti nevim i male dite vi ze C2D a vsechno od nej odvozene je v souboji takt = takt lepsi.

opravdu? kdyz osekas velice radikalne cache tak ti i to rychlejsi jadro muze byt v nekterych pripadech uplne na prd

[PiT]

MadCap:

Spravnejsie by bolo tvrdit, ze sa spracovavaju data rychlejsie, nie viac.

A ano, ale logicky mas obvykle aj vyssie takty zbernice... Naopak si myslim, ze tych 3.5GHz bolo pre ukazku velmi vhodnych. Cim vyssi je rozdiel externej frekvencie procesora od internej (zbernice), tym viac sa prejavi velkost cache na vykone... Takto bolo okamzite vidiet realny vysledok pre ludi, co taktuju.

[MadCap]

Rychlejsie spracovanie dat procesorom znamena vyrazne vacsie poziadavky na bandwidth a dodavanie "uloh" pre procesor co vyrazne viacej vyuziva vsetky druhy vyrovnavacich pameti na ceste od operacneho systemu k procesoru samotnemu.
Teraz nie som nejak super vo forme ale mam taky dojem, ze L2 cache pracuje na rovnakom takte ako samotny procak, tj. takty zbernice (FSB) v tomto pripade nehraju prilis rolu (hlavne ked tie dve jadra komunikuju vacsinou pomocou tej L2 cache). Pri tomto fylozofovani si vlastne uvedomujem, ze by to mohlo aj znizit vplyv L2 cache v istom momente aj napriek tomu, ze latencia ostane konstantna

[PiT]

Vidim vidim, hovorime o tom istom...

Ved prave preto ma takt zbernice vyznam... cim pomalsia pri vysokom takte CPU, tym viac potrebujes L2 cache

[MadCap]

FSB nie je zase taka pomala aby to u dvojjadra hralo taku rolu ... hlavne pri efektivnom takte 1750 MHz (3,5GHz pri nasobici 8 ak spravne pocitam) to nebude zase take "zhave"

[PiT]

FSB JE pomala

Keby nebola, nepotrebujeme L2 cache...

[edit]

[back_on_topic]

Btw, tak ma napadlo, ze by bolo zaujimave otestovat tieto nove DC Celerony v 32 vs. 64bit rezime. Tam uz by sa pokles mohol solidne prejavit...

[Peca-on-line]

Rychlejsie spracovanie dat procesorom znamena vyrazne vacsie poziadavky na bandwidth a dodavanie "uloh" pre procesor co vyrazne viacej vyuziva vsetky druhy vyrovnavacich pameti na ceste od operacneho systemu k procesoru samotnemu.

Asi vím co chceš říct, ale OS do toho netahej, ten nás na téhle úrovni nezajímá. Jinak ale obecně platí, že čím větší je rozdíl rychlostí mezi zařízeními, tím větší roli hraje cache.

Zjednodušeně(čísla si cucám z prstu) a za předpoladu, že přepínáme jen násobič cpu => doba přístupu do ram je konstantní => pokud cpu jede na 1GHz ztratí se při cache miss čekáním 50 taktů, zatímco jede-li cpu na 2GHz ztratí 100 taktů => pokud bych řekl, že v 1 ze 1000 taktů nastane cache miss, tak v prvním případě se čekáním ztrácí 5%, zatímco při dvojnásobném taktu už je to 10% výkonu, toť vše.

[MadCap]

Ale kdeze, vsak AMD uz FSB nepouziva ako dlho a stale potrebuje L2 cache > pomale su pamete (vsetky, ram, disky ...) ...
Ad cache miss a takt > v tej malej cache k tak velkemu taktu toho moc napocitaneho byt nemoze a preto to moze obvzlaste boliet aj ked spametanie bude opat vdaka taktu slusne rychle ... ach ale tu teoretizujeme