Rychlejsie spracovanie dat procesorom znamena vyrazne vacsie poziadavky na bandwidth a dodavanie "uloh" pre procesor co vyrazne viacej vyuziva vsetky druhy vyrovnavacich pameti na ceste od operacneho systemu k procesoru samotnemu.
Teraz nie som nejak super vo forme ale mam taky dojem, ze L2 cache pracuje na rovnakom takte ako samotny procak, tj. takty zbernice (FSB) v tomto pripade nehraju prilis rolu (hlavne ked tie dve jadra komunikuju vacsinou pomocou tej L2 cache). Pri tomto fylozofovani si vlastne uvedomujem, ze by to mohlo aj znizit vplyv L2 cache v istom momente aj napriek tomu, ze latencia ostane konstantna