Sam vis, ze to tak neni. Interne sice jedou na RISC, ale pro SW se tvari jako CISC, prevod CISC instrukci na RISC provadi dekodery instrukci. Nebo snad instrukce typu MMX, SSE a pod jsou RISC? Asi ne, co Cisty RISC jsou ruzne embeded CPU typu MIPS, pokud se nepletu, ale mozna ze uz i ty maji neco navic.

Ad ceny: nemuzes porovnavat novou vlajkovou lod intelu proti staremu modelu AMDcka, to se pak nediv, ze to vychazi 2x draz. Nove CPU, zvlaste od intelu a zvlaste pokud jsou dobre, byly vzdycky drahe. Ze to je DC na tom nic nemeni. Ja se tesim, az zacne intel prodavat neco jako core solo, tedy core 2 duo s jednim vadnym jadrem. Je ale dost mozne, ze to bude cenove skoro stejne jako DC, tak to ostatne je u core duo/solo.

Ted neco k budoucnosti. Podle me jedina cesta, jak zvysit vykon CPU, je cesta, jakou se vydal cell, resp. intel s jeho 80-ti jadrovou novinkou. Procaky budoucnosti budou mit podle me nekolik zakladnich charakteristik: budou vysoce paralelni, budou mit velmi vykonne SIMD jednotky/jadra a jejich logika bude podobna, jakou ma cell nebo transmeta, tedy vpodstate zadna. Tim nevznikne omezeni pro budoucnost, jako je nyni u x86, procesory budou plne programovatelne. Dopadne to tedy opdobne jako tomu bylo ve vyvoji telekomunikaci/siti, kdyz se od komplikovaneho prepinani okruhu preslo na jednoduzsi prepinani packetu a sit jako takova neumi vpodstate nic, vse se dela pomoci SW.

Citace Původně odeslal Eagle Zobrazit příspěvek
ad zbytek - Přijde mi, že máš lehce zkreslené představy o přidělování jádra v OS a o programování. Doporučuju zkusit ASM, z toho pochopíš, jak se věci mají. BTW, Core 2 Duo je samozřejmě RISC procesor (jako všechny dneska).