No, právě jsem dumal nad tím, jak se zapisuje/čte, pže pokud mají nižší frekvence (a není to polivna či čtvrtina), asi to nebude jen tak, pak se musí přesnou dobu čekat na pomalejší cache. Jinak o násobičích vím, řikal jsem tím, že to jen nevypadá třeba na samostatnou frekvenci FSB každýho jádra, což by asi bylo trochu horší na architekturuČili řízení frekvence půjde jen dolů a ne tak přesně (polovinu FSB). Btw, proč ty nerad L3...?