ATi R650

[Mr.G]

... 96:32 (což by ale znamenalo snížení TEX:ALU a velký čip)

tak kdyby to delali prave tim 65nm procesem, tak by si to mohli spis dovolit ne? Resp. ze by nebyl pak tak velky... A nekde jsem cetl, ze se pomer TEX:ALU bude postupne dale zmensovat

[no-X]

Nepleteš si to? Právě proto, že nároky shaderů vzrůstají, se tenhle poměr zvyšuje. Teď výjimečně došlo na situaci, že jednorázově vzrostly i nároky na texturing kvůli HDR, ale s příchodem intenzivních SM4.0 her (geometry shader, vertex sahder) se to opět obrátí a poměr ALU:TEX bude nadále narůstat.

Jinak 65nm proces oproti 80nm bude čipy zmenšovat imho tak o třetinu (přesná číla z hlavy nevím) a zdvojnásobení disaptch procesoru a texturovacích jednotek by k vyššímu nárůstu plochy čipu než o třetinu (řekněme tak 70%), takže výsledek by byl ještě o dost větší, než R600 či G80.

[Boin]

Bude docela bordel v značení modelů...měli udělat klasicky HD2800XT/XTX a při 65nm HD2900XT/XTX a pak později nějakou TOP verzi třeba HD2950XT/XTX ...jen matou zákazníky.
BTW: Kdy myslíte, že se budou prodávat v ČR?

[no-X]

Není známý ani datum vydání (to podle mě ještě nemá určený ani ATi) a není ani potvrzeno, že R650 vůbec existuje... kdy bude konec světa bys vědět nechtěl?

[Bob van Sikorski]

konec světa bude 13.7.2008 ve 14 hodin 35 minut 55,14159265358979323846264338 vteřin CET. ale pšššt, je to ještě pod NDA!!

[MEluZíNa]

Myslim, ze s tim zmensenim cipu kvuli technologii se to ma takto:
80/65 = 1,23 tj sirka stejneho cipu se pri 65nm technologii zmensi o 23% oproti 80nm technologii.
1,23*1,23 = 1,51 tj plocha cipu se pomerne zmensi o 51%.

Vychazi to tedy z predpokladu, ze 65(80) nm znaci sirku a vysku tranzistoru vcetne mezer mezi tranzistory a ze tranzistory zabiraji 100% plochy cipu

[Hladis]

Hlavne je treba doufat ze tohle rychle napravi reputaci AMD a bude to cip ktery odstrani vetsinu neduhu R600 a vrati AMD zpet do boje o pricky nejvyssi.

[DRTiCZ]

Myslim, ze s tim zmensenim cipu kvuli technologii se to ma takto:
80/65 = 1,23 tj sirka stejneho cipu se pri 65nm technologii zmensi o 23% oproti 80nm technologii.
1,23*1,23 = 1,51 tj plocha cipu se pomerne zmensi o 51%.

Vychazi to tedy z predpokladu, ze 65(80) nm znaci sirku a vysku tranzistoru vcetne mezer mezi tranzistory a ze tranzistory zabiraji 100% plochy cipu

1 cm2 cip na 80nm ma na 65nm hranu (65/80)*1=81mm => 66mm2 => je o 34% mensi nez na 80nm v praxi bude 25-30% uspech