Ve specifikaci je v podstatě napsáno, že tento pin na high označuje segment, který běží na 66 MHz, tj. PLL začne generovat takovouto frekvenci. Je ale otázkou, zda by to čip zvládnul - např. co jsem koukal do dokumentace south bridge Intel, je tam uvedeno, že 66 MHz nezvládají.