nejaky sikovny obvod na frekvencni syntetizer?

[RayeR]

Jde mi o programovatelny generator frekvence s TTL/CMOS vystupem v rozsahu nakych 50kHz-20MHz a jemnym krokem, nejlepe odvozeny z nejakeho krystalu.
Nevite o nejakem sikovnem obvodu, kery by integroval vse potrebne?

Zatim jsem nasel treba LTC1799, 1kHz-33MHz, ktery se ridi zmenou odporu a prepinatelnym delitelem, ale asi by to slo nak updavit pro DA prevodink, kery bych nastavoval z uP, vystupni kmitocet meril citacem v uP a podle odchylky doladoval. Dulezita je jakastakas frekv. stabilita.aby se mi to behem jednotlivych mereni moc nerozjizdelo.

[Lukas L.]

a nebude to lepsi obracene ? tj mit velmi presny fixni kmitocet a ten potrebne delit ?

[RayeR]

No s tim delenim to ma jeden podstatnej hacek, a to ze jak se blizim k fosc, tak mi klesa vyrazne krok. To je to samy jako bych si generoval signal primo v uP, viz pr. treba AVR - mozne kmitocty 8, 8/2, 8/3, 8/4... zde je jasne videt
ze rozdil mezi prvnima 2 kroky je celych 4MHz, zatimco rozdil treba mezi 8/65534 a 8/65535 je jen 0,002Hz coz je zas zbytecne jemnej krok.
Musel bych tedy delit nakej dostatecne vysokej kmitocet, min. tak nekolik set MHz.

Voni se na to delaj vselijaky PLL syntetizery, jenze pro trochu jiny frekvence nez chci - TV, GSM, WiFi..., tedy trochu vysoko.

Jinak sem nasel este neco zajimavyho vod Analogu: AD9832

[Arteee]

Kdysi jsem videl v nabidce GM nejaky IO, jako zaklad pro generatory, uz si nepama frekvencni rozsah, a jak moc to bylo presny, a jak se to ovaldalo, ale jen si pamatuju, ze to bylo dost drahy

PS, jako zaklad to nevyuzivalo krystal, ale tusim klasicky RC ... takze presnost a stabilita asi nic moc

[Lukas L.]

no tak nekolik delicek - myslim, ze to neni zas az tak neobvykly...

[Rainbow]

Zober clock generator z mrtvej dosky Nejakych 100MHz, 33MHz a neviem co este tam bude a uz to staci "len" vhodne delit.
Ale to vlastne staci zobrat obycajny oscilator, tie byvaju na 286-486 doskach a daju sa aj kupit.

[RayeR]

ruznejch pevnejch krystal. oscilatoru mam hafo, myslim az 80MHz, ale nevim cim to delit, tady uz klasicka TTL logika moc nebude fungovat, navic to chce programovatelnou delicku, ne jen 1/2^n.

Lukas L.>
Jak nekolik delicek? naky spesl zapojeni?

[Hooligan]

co takhle nejaky PLD ? XC9500 od Xilinxe stoji $3.50 , k nam to vozi www.mespraha.cz . Programovatelnou delicku clocku v tom mas naprganou za chvili.... nebo pouzit DCM blok ve Spartanovi 3 taktez xilinxe (jo muj oblibeny vyrobce CPLD a FPGA) ... umi frekvencni syntezu s nasobenim a delenim 1-32, ...je pravda trosku drazsi a musis k nemu mit flashku atd no...

[RayeR]

Hooligan:
To by jiste slo, ale pride mi to uz krapet gunon na brapce...

Myslim ze to ADecko by melo delat presne to co potrebuju, dokonce to ma v sobe i DAC a tabulku sinu.
http://www.analog.com/en/prod/0,,770...9830%2C00.html

tak sem zvedavej jesi to poslou...

[Lukas L.]

to byl jen napad - tj neco jako f=(pevna_f/N1)/N2

[RayeR]

Tak mi prisel ten brouk on Analogu, mrnave SMD, bude legrace...