Intel Itanium "Montecito"

[MrBaron]

http://www.svethardware.cz/akt.jsp#F...25702A002DD262

vraj naprosta spicka...

[Gargamel]

Pekne...

Ona to neni hracka, diky naprosto odlisne instrukcni sade a jine SMP architekture bude vykon v optimalizovanych aplikacich o dost jinde nez x86_64 (EM64T nebo AMD64).

Taky ta cena bude nekde jinde...

Myslim ze nema cenu o tom ani premyslet, je to akorat tak dobre tema na flameovani.

[Ed Reznor]

Pekne...

...

Myslim ze nema cenu o tom ani premyslet, je to akorat tak dobre tema na flameovani.

Preco na flame? Co sa Itanii tyka, s prichodom EM64T sa mi natiskala otazka: ostane Intel co sa 64 bitov tyka u IA-64 alebo pojde smerom x86 a EM64T? Coskoro sa budu natiskat 64bitove operacne systemy (bo woknam nebudu stacit ani max. 4GB RAM ), takze myslim, ze to stoji za zamyslenie. Budeme mat o par rokov Itanium 4 v desktopoch? Abo tam bude Pentium 7 v 64bitovej x86 architekture? hmmmm, ja by som radsej bral to Itanium

[iPoK]

Myslim ze X86 prezije este veeeeelmi dlho. Naopak NET-BURSTu prajem skoru smrt.

[Fox!MURDER]

Pekne...

...

Myslim ze nema cenu o tom ani premyslet, je to akorat tak dobre tema na flameovani.

Preco na flame? Co sa Itanii tyka, s prichodom EM64T sa mi natiskala otazka: ostane Intel co sa 64 bitov tyka u IA-64 alebo pojde smerom x86 a EM64T? Coskoro sa budu natiskat 64bitove operacne systemy (bo woknam nebudu stacit ani max. 4GB RAM ), takze myslim, ze to stoji za zamyslenie. Budeme mat o par rokov Itanium 4 v desktopoch? Abo tam bude Pentium 7 v 64bitovej x86 architekture? hmmmm, ja by som radsej bral to Itanium

kazda ta architektura ma uplne jiny vyuziti a jinou cilovou skupinu.
64 bit je jen cislo ... vnitrni fungovani toho CPU je postaveny uplne jinak a ty procesory krom tech 64bit nemaj nic spolecnyho.
jinak 64bit widle na IA64 existujou uz nejakejch aspon 6 let ...

[Eagle]

hmmmm, ja by som radsej bral to Itanium

Je vidět, že o tom nic nevíš. Architektura Itania je jednak naprosto nevhodná pro typické desktopové aplikace a za druhé vyžaduje překompilování programu pro specifický procesor - a je snad jasné, že žádný prodejce software nedodá k programu i zdrojáky a už vůbec se nebude nějaký administrator učit kompilovat (minimálně proto, že tomu vůbec nerozumí). Takže výkon Itania v desktopech dost ubohý.

[Rainbow]

No s Linuxom by to islo. Ale je to trochu draha hracka

[Ed Reznor]

no je mi uplne jasne, ze obe architektury su od seba diametralne odlisne... len som rozmyslal, ze ked teraz desktopy uz idu tiez na 64bit, ci vyvojove linie Itanium a Pentium dako "nesplynu" abo nieco take a nebude len jedna architektura... taka univerzalna... nieco take ako Pentium pre desktop a Xeon do servrov...
akoze viem, ze tu riesim hluposti, ale zaujima ma aj vas nazor...

[Fox!MURDER]

no je mi uplne jasne, ze obe architektury su od seba diametralne odlisne... len som rozmyslal, ze ked teraz desktopy uz idu tiez na 64bit, ci vyvojove linie Itanium a Pentium dako "nesplynu" abo nieco take a nebude len jedna architektura... taka univerzalna... nieco take ako Pentium pre desktop a Xeon do servrov...
akoze viem, ze tu riesim hluposti, ale zaujima ma aj vas nazor...

to se imo nestane. obrovskej rozdil mezi IA32 (x86), x86_64 a IA64 je v tom ze IA64 je vpodstate RISC architektura, kdezto ty zbyle dve jsou CISC (mam pocit ze ted se tomu rika jeste jinak).
RISC ma vyhodu pro aplikace ktere maji velmi specificky ucel a daji se tak optimalizovat pro tu zkracnou instrukcni sadu a jsou tim padem nechutne rychle. naopak x86(_64) je postavena tak aby zvladala co nejvetsi mozny zaber aplikaci, her, multimedii, wordu a podobnejch ptakovin.
proto napr. PS3 (pokud bude takova jak ji slibujou) bude tak rychla. Je velmi uzce zamerena a pouziva se tam jeden typ HW kterej nemusi bejt s nicim kompatibilni a nehraje si na nic jinyho. totez plati pro itanium v serverech. napr. athlon64 by dle myho nazoru moh bejt jeste o nejakych 30% rychlejsi(pripadne levnejsi) kdyby se amd nemuselo drzet kompatibility s x86.

[Gargamel]

IA64 je tusim nejaka splacanina RISC s CISC - neni to jenom par zakladnich instrukci (dou hloubky sem to ale nezkoumal). Kazdopadne je to jedno, nejdulezitejsi je optimalizujici prekladac, SW je pak vicemene stejny (pokud tedy neni napsany primo pro tu danou architekturu, ale to se da resit includama, ze...).

x86_64 je jenom jakasi splacanina, par zvetsenych registru a par instrukci navic, jinak zbytek stejny jako x86_32, takze zadny zazrak (vykonnostni).

Osobne sem se s Itaniem na vlastni oci jeste nesetkal (a to tusim ani na Invexu driv) - mel nekdo moznost si takyto kus HW rozebrat?

[ALFik]

2fox: imho si nemyslim ze by CPU typu x86-64 byly zalozeny na CISC (Complex Instruction Set Computing) to bych spis tipoval na CPU typu Alpha apod.
CPU jako Athlon jsou podle me zalozeny na architekture RISC (Reduced Instruction Set Computing) ale mozna se pletu...

CISC totiz dle me pouziva extreme dlouha tzv. slova coz je vhodne pro ruzne typy vedeckych vypoctu ale vyzaduje to optimalizaci SW primo pro dany CPU tak aby slova prosly pres dane CPU co mozna nejoptimalneji...

RISC naproti tomu pouziva redukovanou delku slova coz umoznuje rychle zpracovani jednotlivych slov, jelikoz ta jsou relativne mala oproti CISC... to je vhodne pro nejruznejsi druhy aplikaci...

Itanium pouziva EPIC = Explicitly Paralell Instruction Set Computing coz je dalo by se rict jista kombinace RISC a CISC, lajcky receno kombinuje vyhody obou...

mozna se ale i pletu...

[Fox!MURDER]

2fox: imho si nemyslim ze by CPU typu x86-64 byly zalozeny na CISC (Complex Instruction Set Computing) to bych spis tipoval na CPU typu Alpha apod.
CPU jako Athlon jsou podle me zalozeny na architekture RISC (Reduced Instruction Set Computing) ale mozna se pletu...

CISC totiz dle me pouziva extreme dlouha tzv. slova coz je vhodne pro ruzne typy vedeckych vypoctu ale vyzaduje to optimalizaci SW primo pro dany CPU tak aby slova prosly pres dane CPU co mozna nejoptimalneji...

RISC naproti tomu pouziva redukovanou delku slova coz umoznuje rychle zpracovani jednotlivych slov, jelikoz ta jsou relativne mala oproti CISC... to je vhodne pro nejruznejsi druhy aplikaci...

Itanium pouziva EPIC = Explicitly Paralell Instruction Set Computing coz je dalo by se rict jista kombinace RISC a CISC, lajcky receno kombinuje vyhody obou...

mozna se ale i pletu...

jak potom chces vysvetlit ze ta stejna dylka slova je u x86 mezi 1 a 15byte ?
x86 je CISC jako prase ...
EPIC neni neco mezi ... EPIC je o tom ze to CPU ma 6ALU 3FPU (nebo takovy naky pocty) (Prescott ma 2 ALU a 1FPU(SSE)) a SW se preklada tak aby pouzival vsech tech 9 jednotek najednou. u x86 se nejaka optimalizace udelat da ale ne takova aby fakt jely vsechny naraz ... to se zarucit neda (a aby se to tomu aspon trochu blizilo pouziva intel HT)

[Gargamel]

CPU jako Athlon jsou podle me zalozeny na architekture RISC (Reduced Instruction Set Computing) ale mozna se pletu...

No LOL

porad je to x86, tzn. ze je to v zakladu CISC kompatibilni s 8086 instrukcemi... Napr. i SIMD instrukce opravdu nejsou RISCove. Navenek to urcite neni RISC, co je uvnitr, nikoho (= programatory) nezajima.

The Athlon has three X86 instruction decoders. An instruction set is a processor's language. An instruction tells the processor what data to operate on and what to do with it. An X86 instruction varies in length from one to 15 bytes. A byte is eight bits; a bit is logical one or zero. A logical one or zero is represented respectively by two voltage levels or the two states of a transistorized electronic switch (on or off like a light switch; a 1 or 0 in the binary number system, which, in turn, can be used to represent characters, decimal numbers, instructions, etc.). The decoders convert X86 instructions into fixed-length MacroOPs, the language of the Athlon. In short, these decoders decode X86 instructions into Athlon instructions.

Jeste doporucuji precist si stranu 3 tohoto dokumentu: http://www.amd.com/us-en/assets/cont.../x86-64_wp.pdf

edit: Jinak chvalim AMD, ten dokument je opravdu pekne napsany a vystihuje pravou podstatu a stav veci ohledne x86_64.

[ALFik]

nj tak mas pravdu dnesni CPU jsou CISC... zblblo me to ze AMD kdysi vyrabelo nejaky RISC CPU... tusim ze min AMD K6 bylo RISC ne?

[PiT]

nj tak mas pravdu dnesni CPU jsou CISC... zblblo me to ze AMD kdysi vyrabelo nejaky RISC CPU... tusim ze min AMD K6 bylo RISC ne?

x86 = CISC

[THX]

Ani cisc ani risc, ale aj x86 aj IA64 je nieco medzi tym.
IA64 je podla vlastnej terminologie EPIC (explicit paralel instruction computing), ale ma velmi blizko k RISC, ale cisty risc to nie je.

Podobne sucasne x86 procaky maju x86 dekoder, ktory im preklada x86 instrukcie na ich vlastne vnutorne (ktorych je podstatne menej ako x86, ale zato sa vykonavaju velmi rychlo), takze to rozhodne nie je CISC, ale nieco medzi risc a cisc.

[Rainbow]

Intel vyraba(l?) aj RISC procesory - napr. i960, ktory sa casto vyskytuje na RAID radicoch http://www.cpu-collector.com/menu/by...class/I960.htm

[ALFik]

AMD K6 is a 32-bit microprocessor based on Nexgen 6x86 core. The K6 inheriated from Nexgen's RISC86 core - the core that was used in Nexgen Nx586 and never released Nx686 processor families. The RISC86 core translates x86 complex instructions into short allowed the AMD to reach higher frequencies than the K5 core.

[Rainbow]

Ano, Nexgen Nx586 boli take aujimave procesory, co boli vnutri RISC a emulovali 386ku. Nx686 nebol dokonceny (par kusov existuje, ale doska k nim nie), kupila to firma AMD.

[Fox!MURDER]

Cokoliv co je x86 based musi zakonite bejt CISC. To co je uvnitr je uplne jina story.

[ALFik]

tak este prihodim neco do mlyna

http://arstechnica.com/cpu/4q99/risc-cisc/rvc-1.html

tak nejak mi z toho plyne, ze o soucasnych CPU se neda rict ani ze by byli CISC ani RISC...

[Gargamel]

Cokoliv co je x86 based musi zakonite bejt CISC. To co je uvnitr je uplne jina story.

Ano, to je to, o cem mluvim. Cloveka nezajima, co je vevnitr, jestli je tam P6 core, NetBurst nebo nejaka vnitrni architektura Athlonu. Clovek ma datasheet s instrukcema a registrama a ty pouziva - a to je v pripade jakehokoliv Pentia nebo Athlonu porad v zakladu x86 instrukcni sada, vychazejici ze starickeho 8086, se kterym se stale kompatibilni. To, ze je tato instrukcni sada brutalne rozsirena uz treti generaci SIMD, MMX a EM64T/x86_64 instrukci, je vec druha.

Pozor neplest s emulaci instrukci, jako je to napr. u Itania, tam je to delano hodne umele.

BTW: i960 je StrongArm, je to ciste RISCovy procesor, ktery Intel koupil spolu s firmou Arm (tusim).

[ALFik]

Mate pravdu zaklad je asi CISC ale jak jsem na to koukal je to fyzicky takej hybrídos

Both the Athlon and the P6 run the CISC x86 ISA in what amounts to hardware emulation, but they translate the x86 instructions into smaller, RISC-like operations that fed into a fully post-RISC core. Their cores have a number of RISC features (LOAD/STORE memory access, pipelined execution, reduced instructions, expanded register count via register renaming), to which are added all of the post-RISC features we've discussed. The Athlon muddies the waters even further in that it uses both direct execution and a microcode engine for instruction decoding. A crucial difference between the Athlon (and P6) and the G4 is that, as already noted, the Athlon must translate x86 instructions into smaller RISC ops.

In the end, I'm not calling the Athlon or P6 "RISC," but I'm also not calling them "CISC" either. The same goes for the G3 and G4, in reverse. Indeed, in light of what we now know about the the historical development of RISC and CISC, and the problems that each approach tried to solve, it should now be apparent that both terms are equally nonsensical when applied to the G3, G4, MIPS, P6, or K7. In today's technological climate, the problems are different, so the solutions are different. Current architectures are a hodge-podge of features that embody a variety of trends and design approaches, some RISC, some CISC, and some neither. In the post-RISC era, it no longer makes sense to divide the world into RISC and CISC camps.

je to celkem zajimavy... cim vic se v tom vrtam tim vic me to laka

[iPoK]

Staci nastolit zakladnu otazku > Je procesor 8086 RICS alebo CISC? Potom mame poriesenu celu x86 architekturu.

[Eagle]

Nevím, co se tu řeší. Moderní x86 procesor je sice dle instrukcí CISC, ale vnitřně je to RISC. Stačí si přečíst první článek obsahující slova "dekodér instrukcí" a je to jasné.