Citace Původně odeslal Hooligan
tak prave s tim jitterem to nebude az tak zhavy z nekolika duvodu. V kabelu lze uspesne pominout jakekoli dymanicke deje, elektricky parametry se meni v dobach dnu, mesicu, roku. Takze ten jitter tam v podstate nema jak vzniknout. To ze prave diky frekvencnimu omezeni maji hrany signalu konecnou strmost je pravda, ale to lze jednoduse eliminovat bud pouzitim invertoru 74HC04 (sirka pasma 60MHz, takze udelat obdelnik neni problem) na urovni TTL nebo digitalni recievery s tim pocitaji a primo na vstupech maji schmituv hysterezni obvod pro vyhraneni vstupniho signalu. A jen tak mimochodem, clock 3MHz signalu ma periodu ma periodu cca 300ns, prakticky vznikajici jitter (na vysilaci strane) ma hodnotu desitek, maximalne nekolika malo stovek ps. Coz jsou pri nejhorsim rozdily ve 3! radech. A takova nestabilita jednotilibych bitu (a uz vubec nemluve o jednotlivych vzorcich) nemuze zpusobovat "ztratu prostorovosti, rozmelnene basy a zastrene vysky" Proste je to blbost.
predne bych chtel podekovat za komplimenty, pane inzenyre, budouci pane doktore! me, prosteho nastupujiciho studenta prvniho rocniku vzaly za srdce

stale si asi nerozumime v definici jitteru, pripadne jeho efektech.. zadny invertor ani hysterzni obvod tady nepomaha, i kdyz mozna generuje presnejsi obdelnik nez mu prichazi na vstup, jde o to v jakem momentu vyhodnoti vstup jako prekroceni hladiny logicke 1 ci 0, cimz v podstate jitter jaksi zakonzervuje.. a s tema radama - rikas, ze strida je 300ns, jittter o hodnote 300ps, coz je zcela realny udaj je pak opravdu o pouhe tri rady! o kolik radu je nizsi LSB nez MSB u 16bit PCM!? LSB = 1 / 65536 MSB, cili kolik to mame radu? a 16ti bity svet nekonci..