u A64 "FSB" neexistuje, jedna sa iba o vnutorny clk signal(base freq.)-> to je to comu sa vravieva 'FSB'<- podla kt. sa ostatne veci v procaku rozne multiplikuju, tzn. DDR ide vzdy na celociselnom podiele freq pocesora, nezavisle od zakl. freq.;
HT zasa ide vzdy na celociselnom nasobku zakladnej frekvencie nezavisle od zbytku;
CORE ide vzdy na celociselnom nasobku polovice zakladnej freq. nezavisle od zbytku

cize v praxi je mozna situacia:

CPU: A64 FX (jedno kt. vsetky su vnutorne rovnake lisia sa iba freq. kt. max. zvladaju)
base freq: 266 MHz
CORE: 10.5*266 MHz = 2.8GHz
DDR: 2.8GHz/11 = 255MHz -> DDR560 (pri nastaveni v BIOSE DDR400 -> lebo za situacie ze by bolo 200FSB => pri 2.1G (10.5*200) najblizsi celociselny delic pre pamat. radic pri nepresiahnuti rated freq. pamati 400MHz by bol 11)
HT: 266MHz*4 = 1066 pre chipset kt. zvlada 1000HT
alebo 266*3 = 800 pre chipset kt. zvlada max. 800 HT
alebo 266*2 = 533 pre nf3 150

inak povedane schopnost dosiahnutia vysokej base freq. je skoro uplne nezavisla od cipovej sady ale najma od schopnosti CPU a moznosti nastavenia v BIOSe nakolko pre chipovu sadu vypada 800HT rovnako bez ohladu na to ako sa ta freq vypocitava (ci 4*200 3*266 alebo 2*400) nakolko komunikacia po HT zbernici nie je multiplikovana tym multiplikatorom co vidite v BIOSe ale len jej vysledna freq sa podla neho vypocitava ale komunikacia nebezi na hardwarovych 200MHz ako pri Netburst 800FSB cize vzdy ide HT tunel v chipsete na danych 800MHz HT a je mu jedno ako sa tato freq. vypocitava.

BTW pamatove radice uz v sucasnych A64 zvladaju bezne DDR533 takze si myslim ze keby sa takyto standart schvalil JEDECom tak to moze AMD umoznit smahnutim carovneho prutika nakolko by sa jednalo akurat o dopisanie tabulky nastavenia delica pre freq. pam radica v BIOSoch zakl. dosiek.

vsetko je to umoznene tym ze vnutri CPU existuje generator base CLK ktoreho sa odvijaju freq ostatnych sucasti ako jej nasobky
vnutrocipovy switch -> vzdy na polovicnom nasobku base freq.
CORE -> podla vnutorneho switchu
L2 cache -> podla vnutorneho switchu
DDR radic -> podla vnutorneho switchu, celociselny podiel jeho freq. tak aby sa dosiahla maximalna mozna freq pre kt. je dany pam. modul oznaceny (napr. pri necelociselnom nasobici v BIOSe nastava preto pokles vykonu pam. radica nie preto ze by mu to nesvedcalo ale preto ze DDR400 modul napr. pri freq. 2.5GHz = 12.5*200 musi bezat na 12.5*200/13 = 192MHz co znamena v praxi pokles vykonu nakolko pam. radic/pamat je podtaktovany)
HT radic -> vzdy celociselny nasobok base freq.

mino