Zvysenim FSB se snizuje latence CPU vuci pameti.Původně odeslal Vlada
Pri rekneme pro procesor s realnou frekvenci 2000 MHz je pri 166MHz FSB zakladni latence 12 a pri 200MHz jen 10.
Latence 12 znamena, ze procesor ceka 12 cyklu na pamet, pak teprve prichazi na radu dalsi latence pameti napr 2-2-2 pro nejhorsi pripad.
Pokud je latence jenom 10 cyklu, muze teoreticky procesor komunikovat s pameti rychleji.
V realu zisk vykonu neni zdaleka tech 16% pro pripad 10 cyklu vuci 12.
Latence samotne pameti je jeste pomerne velika, ruzna pro ruzne pripady, avsak minimalne rovna CL, tedy obvykle 2 nebo 3 cyklum.
Pamet navic poskytuje data v sekvencich, latence se tedy nepocita pro kazdy bajt.
Dale je tu pak ve hre interni cache procesoru, pokud se pozadavek trefi do nacachovane oblasti pameti, tak se latence zpusobena pomerem FSB a frekvenci procesoru nepocita.
Samotne zvyseni propustnosti pameti jeji vnitrni frekvenci je take prinosem prave pri sekvencnim cteni dat.
Predstavte si kdyby procaky nemeli cache a pameti neumeli blokove prenosy... vas procak by se choval zhruba jako Pentium na 200 i kdyz by mel frekvenci 2000.




Odpověď s citací